키옥시아-WD 측면 셀 어레이 밀도 늘린
6세대 162단 수직 적층 메모리 구현
112단 대비 다이 면적 40% 감소


키옥시아와 웨스턴디지털(WD)은 24일, 6세대 162단 3D 플래시 메모리 기술을 개발했다고 발표했다. 이는 양사 제품을 통틀어 역대 최고 밀도다.

이번에 발표된 6세대 3D 플래시 메모리는 기존 8스태거(eight-stagger) 구조 메모리 홀 어레이보다 고도화된 아키텍처와 5세대 대비 10% 증가한 측면 셀 어레이 밀도가 특징이다. 발전한 측면 미세화 기술과 162단 수직 적층 메모리의 결합으로 다이(die) 크기는 112단 수직 적층 메모리 대비 40% 감소했다.

양사는 6세대 3D 플래시 메모리에 △서킷 언더 어레이(Circuit Under Array) CMOS 배치와 △4플레인(four-plane) 방식을 함께 적용해 이전 세대 대비 2.4배가량 향상된 프로그램 성능과 10%의 읽기 지연 시간(read latency) 개선을 달성했다. 입출력(I/O) 성능 또한 66% 향상돼, 차세대 인터페이스를 지원할 수 있다.

6세대 3D 플래시 메모리 기술은 비트당 비용이 이전 세대보다 절감됐고, 웨이퍼당 비트 생산 또한 70% 증가했다. 양사는 지난 19일, ‘국제고체회로학회(ISSCC) 2021’에서 합동 프레젠테이션을 통해 이번 기술에 대한 상세 정보를 발표했다.

현재 메모리 반도체 시장에선 적층 경쟁에 불이 붙었다. 마이크론은 지난 11월, 176단 3D 낸드의 양산을 발표했고, SK하이닉스는 12월, 176단 4D 낸드 샘플을 고객에 제공했다. 삼성전자는 올해 내로 128단 이상의 7세대 V낸드에 더블 스택 기술을 적용하겠다고 밝힌 바 있다.